메트로人 머니 산업 IT·과학 정치&정책 생활경제 사회 에듀&JOB 기획연재 오피니언 라이프 AI영상 플러스
글로벌 메트로신문
로그인
회원가입

    머니

  • 증권
  • 은행
  • 보험
  • 카드
  • 부동산
  • 경제일반

    산업

  • 재계
  • 자동차
  • 전기전자
  • 물류항공
  • 산업일반

    IT·과학

  • 인터넷
  • 게임
  • 방송통신
  • IT·과학일반

    사회

  • 지방행정
  • 국제
  • 사회일반

    플러스

  • 한줄뉴스
  • 포토
  • 영상
  • 운세/사주
산업>재계

[M-커버스토리] 2년마다 성능 2배, 반도체 '무어의 법칙'은 끝났다?

고든 무어 /인텔

인텔 설립자 중 한명인 고든 무어는 1965년 한 논문을 통해 반도체는 주기적으로 성능을 2배씩 높여야한다고 주장했다. 이른바 '무어의 법칙'이다. 이후 실제로 연구가 진행되면서 논문이 증명됐고, 결국 18개월 혹은 24개월마다 트랜지스터 개수가 2배로 늘어난다는 이론으로 자리잡았다.

 

무어의 법칙을 지켜야한다는 법은 없다. 그저 오랜 시간 기술 발전 속도가 이에 맞춰 있었던 만큼 반도체 업계에서는 생존을 위해 필수적으로 따라가야 하는 개념으로 인식해왔다. 지난 50여년간 무어의 법칙은 대체로 잘 지켜졌다.

 

최근 들어 회의적인 목소리가 커지고 있다. 미세 공정 기술 난이도가 높아지면서 더이상 성능을 끌어올리기 어려운 수준으로 올라섰기 때문이다.

 

인텔 플래그십 CPU 코어 속도도 수년간 5GHz 수준에 머물러있다. /인텔

이미 PC CPU는 코어를 고도화하기보다 코어 여러개를 합치는 방법으로 성능을 억지로 끌어올리고 있다. 전력 소모와 발열 등 현실적인 문제에 부딪혀 단일 스레드 속도를 4~5㎓ 이상 올리기 어려워졌기 때문이다. 최근 몇년간 플래그십 CPU도 5㎓에 머물러 있으며, 특수한 경우가 아니면 이를 넘어설 방안도 없는 것으로 알려졌다.

 

무어의 법칙에서 가장 잘 알려진 난제는 미세 공정 그 자체다. 미세 공정은 전류가 흐르는 선폭을 줄여 같은 면적에서도 집적도를 높일 수 있는 가장 쉬운 방법 중 하나다. 전력 소모와 발열 등 문제도 해결할 수 있어 새로운 기술을 적용하기도 쉬워진다. 

 

미세 공정이 한계에 다다르면서 삼성전자와 TSMC를 제외한 파운드리와 IDM 업계는 모두 14∼10나노 수준에서 머물러 있는 상태다. 삼성전자가 14나노를 처음 양산한 게 2015년, 반도체 업계는 아직까지 EUV를 제외한 뾰족한 수를 찾지 못하고 있다. 

 

그나마 실질적인 무어의 법칙 요건인 트랜지스터 숫자는 아직 공식을 지키는 상태다. 애플이 2013년 내놓은 통합칩(SoC)인 A7 트랜지스터가 10억개, 올초 내놓은 M1칩 트랜지스터가 160억개다. 8년동안 16배로 늘었다. 미세 공정과 별개로 설계와 트랜지스터 집적 기술이 함께 발전한 덕분이다. 2022년에는 3나노 공정 반도체 양산 전망까지 나오면서 무어의 법칙을 향한 도전도 이어질 전망이다.

 

EUV 장비 /ASML

문제는 그 이후다. TSMC나 삼성전자 모두 2나노 수준 기술을 개발하며 차차세대를 준비하고 있지만, 실제 양산에 적용하는 데에는 적지 않은 어려움을 겪는 것으로 알려졌다.

 

비용 절감이 어려워졌다는 얘기다. 첨단 반도체를 양산하기 위해서는 과학계 여러 분야의 첨단 기술을 사용해야 하는데, 이를 위해 쏟아붓는 비용이 급증하면서 수지타산을 맞추기 쉽지 않게 됐다.

 

대표적인 요인이 노광 장비인 극자외선(EUV)다. EUV는 13.5나노미터의 극초단파 광원을 활용해 7나노미터 공정 벽을 깬 주인공이다. 파장이 193나노미터인 불화아르곤(ArF)를 대체할 유일한 기술로 꼽힌다. 파장이 200나노 수준인 심자외선(DUV) 장비도 있지만 EUV와 비교해 한계가 커서 무역 제재를 받고 있는 중국과 일본에서만 일부 연구 중이다.

 

EUV는 가격이 1대당 1500억원 안팎에 달한다. 게다가 운용 난이도가 높아 최적화하기까지 상당한 시간과 웨이퍼 비용을 필요로 한다. 글로벌파운드리를 비롯한 파운드리 업계가 7나노 진입을 포기한 것도 이 때문이다. 삼성전자와 TSMC도 EUV 장비를 도입한지 수년이 흘렀지만, 여전히 수익을 낼만큼 공정을 안정화하는데까지 1~2년 가량 필요로 하다고 보고 있다.

 

인텔 옵테인 퍼시스턴트 메모리는 P램 기술을 활용한 메모리로 알려져있다. 다른 반도체 업계에서도 개발이 진행 중이지만, 수율 등 문제로 상용화는 쉽지 않을 전망이다. /인텔

미세 공정 문제를 해결해도 더 큰 장애물이 남는다. 첫번째가 전기적 간섭이다. 반도체 선폭을 줄이면 간격도 좁아져 전자가 이탈할 가능성이 높아진다. 반도체 업계는 이를 막기 위해 다양한 절연 기술을 개발해왔지만, 미세 공정을 따라 더 미세한 방법을 개발해야 하는 탓에 난이도는 더 높아지고 있다.

 

특히 '터널링 현상'은 아직 통제하기도 어려운 문제다. 터널링은 양자 역학상 나노 세계에서 입자가 공간을 뛰어넘어 마음대로 움직이는 모습을 말한다. 전자 이동 여부로 연산을 하는 반도체에 터널링 현상이 일어나면 제 역할을 못하게 된다.

 

반도체 업계는 오히려 터널링 현상을 이용해 P램을 개발하기도 했지만, 수율이 웨이퍼 한장당 몇개에 불과할 정도로 어려운 기술이다. 당초 기대와는 달리 상용화도 좀처럼 이뤄지지 못하고 있다.

 

트위터 페이스북 카카오스토리 Copyright ⓒ 메트로신문 & metroseoul.co.kr