인텔이 다시 한 번 파운드리 사업에 대한 자신감을 강조했다. 미세 공정뿐 아니라 패키징 계획까지 자세히 소개하면서 철저한 기술 개발 준비 상황을 알렸다.

인텔코리아는 10일 온라인을 통해 '인텔 테크 토크' 세션을 개최했다. 최근 진행했던 '엑셀러레이티드' 기자간담회 내용을 보강하고 국내 언론에 쉽게 설명하기 위한 자리다.

당시 인텔은 'IDM 2.0'을 실행할 구체적인 계획을 공개했었다. 공정 이름을 인텔7과 인텔4 등으로 바꾸고, 2025년 이후에는 EUV를 뛰어넘는 차세대 장비를 도입해 1.8나노, 18옹스트롬 수준 공정까지 발전시키겠다는 포부까지 밝혔다.

인텔은 이날 자리에서 발표했던 계획을 다시 한 번 소개하고, 자세한 기술을 소개하는 식으로 이끌어갔다. 미세 공정 뿐 아니라 패키징 부문도 높은 비중으로 설명했다.

미세 공정에서는 리본펫과 파워비아가 핵심적으로 다뤄졌다. 리본펫은 게이트 4면을 활용하는, 파워비아는 후면에도 전력을 공급할 수 있도록 해 집적도를 높이는 방법이다. 공정을 더 미세화하는 것뿐 아니라 수직 적층까지 가능해 집적도를 극대화할 수 있을 것으로 기대된다.

이들 기술은 이미 산업에서 활발하게 논의 중인 기술이기는 하다. 리본펫은 게이트 올 어라운드, 파워비아 역시 Arm을 비롯한 개발사들이 채택한 차세대 방식이다. 그러나 인텔은 같은 개념이라도 실제 공정에 차별적으로 적용하는 게 바로 기술력이라고 강조했다.

인텔은 특히 지난 기자간담회에서는 미세 공정에 집중했던 것과 달리 이날 행사에는 패키징 기술과 차별적인 경쟁력에 힘을 실어 소개했다. 이들 기술을 쉽게 설명하기 위한 영상 자료까지 재생했다. 2023년 이후 양산에 적용할 예정이다.

이름은 포베로스다. 웨이퍼에서 칩을 자르지 않은 상태에서도 칩을 수직으로 연결하는 방법으로, 공정을 줄여 효율을 높이는 것뿐 아니라 성능과 안정성도 높일 수 있는 기술이다. 포베로스 옴니와 포베로스 다이렉트로 구분되며, 칩을 더 쉽고 정확하게 연결할 수 있도록 한다.

인텔은 실제 웨이퍼를 수직으로 연결하는 공정을 이미지화한 영상으로 공개하며 패키징 기술을 소개했다. 미세 공정에서 안정적으로 칩을 쌓고 구리선을 연결하는 내용으로, 단순 패키징 뿐 아닌 다양한 기술력을 활용해야한다고도 덧붙였다.

아울러 이미 활용 중인 패키징 기술 EMIB(임베디드 멀티다이 인터커넥트 브릿지) 역시 꾸준히 개선해 적용하겠다고 밝혔다.