반도체 시장이 극심한 침체를 겪는 상황, 국내 반도체 업계는 미래를 위한 초격차를 멈추지 않고 있다.

15일 업계에 따르면 삼성전자는 CXL(컴퓨트 익스프레스 링크) 2.0 D램을 세계 최초로 개발했다.

CXL은 차세대 컴퓨터 인터페이스다. CPU와 메모리 등을 연결하면서 생기는 병목현상을 최소화하고 연결 숫자도 획기적으로 늘어나 컴퓨터 성능을 대폭 높일 수 있다. 특히 서버 운용 비용을 대폭 효율화할 수 있을 것으로 기대된다.

삼성전자는 일찌감치 CXL 컨소시엄에 합류해 이사회 멤버로 기술 개발을 주도해왔다. 지난해에 먼저 CXL 1.1 D램을 개발한데 이어, 2.0에서도 세계 최초를 지켰다. 개발사인 인텔이 4세대 제온 CPU에 CXL을 지원한데 이어, 몬타지 테크놀로지도 삼성전자의 새로운 개발 소식에 컨트롤러 양산을 발표하는 등 관련 생태계를 활성화하는 역할도 해냈다.

고대역폭 메모리, HBM을 처음 개발한 SK하이닉스는 메모리 반도체 위기 속에서 새로운 돌파구를 마련하는 모습이다. 엔비디아 등에 HBM3를 본격적으로 공급하기 시작한 데 이어, 세계 최초로 12단을 적층한 HBM3를 개발하고 차세대 제품인 HBM3E 양산도 눈앞에 뒀다. 삼성전자도 차세대 HBM3P를 양산할 계획으로 상표권을 출원한 것으로 알려졌다.

HBM은 D램을 여러개 묶는 패키징 기술로 성능을 극대화하는 제품이다. 많은 데이터를 빠르게 처리해야하는 서버를 중심으로 빠르게 보급되고 있다. 추후 그래픽카드에 쓰이던 고성능 D램인 GDDR6를 대체할 기술로도 주목을 받고 있다.

종전까지 메모리 성능은 미세 공정 숫자로 대표되던 상황, 반도체 업계가 인터페이스나 패키징 기술을 더 적극적으로 활용하는 이유는 미세 공정 한계 때문이다. 극자외선(EUV) 장비를 도입하긴 했지만 장비 가격과 전력 소비량, 공정 난이도 상승에 따른 수율 문제 등으로 미세화가 어려워진 탓에 새로운 방법으로 성능을 높이겠다는 의미다.

반도체 다운턴도 일부 영향을 끼쳤을 것으로 추정된다. 선단공정을 적용하면 생산량도 급증하는 만큼, 자칫 감산 효과도 퇴색할 수 있다.

그렇다고 미세공정 경쟁이 끝난 것은 아니다. 미세 공정이 사실상 메모리 성능과 용량을 좌우하는 바로미터인데다가, 결국은 늘어날 '빗그로스'를 충족하기 위해서는 미세 공정 개발을 포기할 수는 없다는 게 중론이다.

삼성전자는 이미 지난해 12나노급 D램 개발을 완료했다고 밝힌 상태다. 올해 중으로 양산에 돌입할 예정, 일찌감치 안정적인 수율을 확보하고 양산을 최종 점검하는 단계에 있는 것으로 알려졌다. 당초 경쟁 업체보다 한단계 앞선 12.3나노로 개발 중이던 제품인 만큼, 성능과 효율면에서 뚜렷한 차이를 보일 것으로 기대를 모은다.

삼성전자 관계자는 "반도체 양산 시점을 특정하기 어렵지만, 12나노급 D램 양산은 계획대로 진행중이다"고 말했다.

마이크론도 지난해 5세대 10나노급(1b) D램 개발 및 테스트를 공개했지만, 아직 양산 여부는 확인되지 않았다. EUV가 아닌 구공정을 사용하는 만큼 원가나 성능에서 다소 뒤쳐질 가능성이 높다는 평가다.