파운드리 업계가 차세대 기술 경쟁을 본격화하고 있다.

7일 업계에 따르면 인텔은 최근 파워비아를 구현하는데 성공했다고 밝혔다.

파워비아는 웨이퍼 뒷면을 활용해 전력을 공급하는 기술이다. 반도체 미세화로 배선 난이도가 함께 상승하던 상황, 트랜지스터 윗쪽에는 신호만 전달하게 하고 아랫쪽에도 배선을 추가해 전력을 공급하게 함으로써 공간 효율을 극대화할 수 있다. 인텔은 이를 통해 전력 손실을 최소화하고 작동 클록을 6% 높였다고 설명했다.

인텔은 당장 내년부터 파워비아를 양산에 활용할 계획이다. 4나노급인 인텔4 공정에서 양산성을 확인, 2나노급인 20A 공정을 가동하면서 본격적으로 도입할 계획이다. 게이트 올 어라운드(GAA) 기술인 리본펫도 함께 적용하기로 예고한 상태다. 일본에서 열리는 VSLI 심포지엄에 이같은 내용을 공개할 예정이다.

파워비아가 인텔이 처음 시도하는 기술은 아니다. 이미 2021년 벨기에 IMEC 주도로 시연에 성공한 BSPDN(후면 전력 전달 네트워크)과 같은 원리다. 대신 인텔은 배선이 아닌 칩을 관통하는 TSV 기술을 적용해 효율을 극대화했다.

인텔이 계획대로라면 파운드리 업계에서는 가장 앞서가게 된다. 삼성전자는 내년 2세대 3나노 공정에 이어 2025년에야 2나노 공정을 적용할 예정, TSMC도 같은 해 2나노 공정 양산을 시작할 예정이다.

그나마 삼성전자는 2나노부터 BSPDN까지 적용하기로 공식화한 상태. TSMC는 여전히 적용을 고려하고 있다고 알려졌다. GAA 역시 삼성전자가 벌써 2세대에 돌입한 반면 TSMC는 2나노부터 적용을 계획하고 있다. 업계 1위인 TSMC 입장에서는 GAA에 이어 BSPDN에서도 주도권을 놓치는 셈이다.

다만 인텔이 실제로 주도권을 선점할지는 여전히 미지수다. 선단 공정을 먼저 시도한다고 해도 안정적인 수율을 확보하기가 쉽지 않기 때문.

기술적으로도 '과장'이 아니냐는 지적도 나온다. 인텔이 GAA와 파워비아를 처음 시도하는 만큼 바로 안정성을 확보하기 어렵다는 우려다. 삼성전자는 이미 GAA를 2세대에 걸쳐 안정화한 상태, TSMC도 오랜 검증을 거치는 것으로 알려져있다.

TSMC도 반격에 나섰다. 대만 매체에 따르면 TSMC는 최근 대만에서 2나노 공정 시범 생산에 착수했다. 양산 계획은 당초 계획대로 2025년이라고 하면서도, 발빠른 가동으로 안정성을 극대화하려는 의지로 풀이된다.