메모리 반도체 업계가 미세 공정 한계를 넘어서기 위한 새로운 경쟁을 시작했다. 칩을 붙이는 '하이브리드 본딩'을 비롯한 새로운 기술이 대안으로 자리 잡으면서 'K칩'에 대한 도전도 거세질 전망이다.

◆ 하이브리드 본딩 필수로

15일 업계에 따르면 SK하이닉스는 11일 카이스트에서 진행한 특별 강연에서 낸드플래시와 D램에 하이브리드 본딩 방식을 개발 중이라고 공개했다.

곽 사장은 반도체 업계가 D램에서 10나노 한계를 넘어서기 위한 경쟁을 하고 있고 낸드도 500단 이후에는 어려운 도전이 될 것으로 전망했다.

이에 따라 공정 미세화 및 적층 기술 개발과 함께, 3D D램과 측면 스케일링에 필요한 웨이퍼 본딩 개발을 병행하고 있다고 말했다.

SK하이닉스는 차세대 HBM에도 하이브리드본딩을 적용할 예정이라고 밝힌 바 있다. 12단부터 적층 난이도가 높아졌지만 MR-MUF 등 새로운 기술로 문제를 해결한 상황, 16단 부터는 하이브리드 본딩을 사용할 수 밖에 없다는 인식이다.

그 밖에 삼성전자와 마이크론 등도 하이브리드 본딩을 염두에 두고 차세대 메모리 개발을 진행 중으로 알려져있다. 특히 중국은 미국 제재로 미세 공정을 발전시키기 어려운 만큼, 하이브리드 본딩을 도입해야만 경쟁이 가능한 상황이다.

◆ 삼성도 어려운 미세 공정

하이브리드 본딩은 웨이퍼 2개를 붙이는 기술이다. HBM과 같이 칩을 합쳐 성능과 용량을 극대화할 수 있다. 중국 YMTC가 낸드에 적용하고 있는 엑스태킹은 셀과 회로부를 따로 만드는 방식을 쓴다. 비용이 비싸고 부피도 커지지만, 미세 공정 한계를 넘어서기 위해서는 불가피한 선택으로 받아들여진다.

반도체 업계는 이미 미세 공정에 한계를 체감하고 있다. 삼성전자가 당초 5세대 10나노(1b) D램을 경쟁사보다 거의 1나노 작은 선폭인 12.3나노로 개발하다가 양산을 앞두고 급하게 12.8나노로 선회한 사례가 있다. 이에 따라 한 세대 먼저 9나노대에 진입하려던 개발 계획도 경쟁사와 같은 10나노로 수정한 것으로 알려졌다. 미국 마이크론은 1b D램도 13나노로 뒤쳐졌다.

낸드 역시 SK하이닉스가 321단부터는 3번이나 따로 구멍을 뚫는 '트리플스택' 방식을 도입한다고 밝혔다. 107단짜리 셀 3개를 쌓아올리는 방식으로, 비용과 시간이 높아진다. 삼성전자는 300단까지는 더블스택을 활용하지만, 400단대부터는 마찬가지로 트리플 스택 사용이 불가피할 전망이다.

◆ 다양한 기술 후보로

미세공정을 넘어설 기술이 하이브리드 본딩만 있는 것은 아니다. 테크인사이츠 최정동 펠로우는 11일 수원컨벤션센터에서 열린 '2023 세미 회원사의 날'에서 마이크론이 3D D램에 다소 회의적으로 보인다고 말했다. 하이브리드 본딩이 가장 현실적인 대안이긴 하지만, 난이도가 높고 단점을 해결하기 어렵다는 이유다.

대안으로는 4F 스퀘어를 꼽았다. 4F 스퀘어는 트랜지스터를 수직으로 세우는 방식으로 밀도를 더 높이는 기술이다. 삼성전자가 수나노대(0a)에 적용하기 위해 개발 중인 가운데, 마이크론도 4F 스퀘어를 고민하고 있는 것으로 최 펠로우는 밝혔다.

하이 NA EUV나 소재 개발로 미세 공정을 더 발전시킬 가능성도 남겨뒀다. 다만 파운드리와 달리 D램은 셀 크기를 더 줄이기 어려워 결국은 새로운 기술을 도입해야 할 것으로 예상했다.

◆ 새 시대 리더는 누구

삼성전자는 하이브리드 본딩과 4F 스퀘어 등 여러 기술을 병행해 개발 중으로 전해진다. 삼성전자는 이미 기존 메모리에서도 경쟁사 대비 높은 트랜지스터 밀도를 자랑해왔던 만큼, 칩을 붙이는 하이브리드 본딩 시대에서도 리더십을 지킬 것으로 기대된다. 그 밖에도 패키징 기술을 활용한 HBM이나 캐시 D램, CXL 인터페이스를 활용하는 방안등도 추진하고 있다. SK하이닉스 역시 하이브리드 본딩을 개발하면서도, 다양한 기술을 두고 고민을 거듭하고 있다.

다만 마이크론은 여전히 위협적이다. 미국뿐 아니라 일본 정부에 대대적인 지원을 통해 EUV를 도입하고 HBM을 양산하는 등 추격에 속도를 붙였다. 메모리 '과도기'에 자칫 리더십을 뺏길 수 있다는 얘기다.

중국도 굴기를 멈추지 않는 모습이다. 최 펠로우에 따르면 중국 CXMT는 18나노급 D램을 양산하는 중, 미세 공정을 대신해 HBM 등 패키징 기술을 오랜 기간 연구하며 수준을 높이고 있다.