삼성전자가 내년 미국 테일러 공장의 2나노 양산을 앞두고 차세대 고대역폭메모리인 HBM5를 공개하며 파운드리 경쟁력 강화에 나서고 있다. HBM5에 자체 2나노 공정을 적용하는 등 메모리와 파운드리 사업 간 시너지를 확대하며 AI 반도체 시장에서 존재감을 키우는 모습이다.

3일 업계에 따르면 삼성전자는 전날 대만 타이베이에서 개막한 '컴퓨텍스 2026' 전시장에서 HBM5의 실물 모형을 처음 선보였다. 회사는 HBM5에 10나노급 6세대(1c) D램과 2나노 베이스다이를 적용할 계획이다. 기존 HBM4E까지는 4나노 공정 베이스다이가 적용됐으나 HBM5부터는 한층 더 미세한 선단 공정을 도입해 전력 효율과 성능을 끌어올린다는 전략이다.

시장에서는 이러한 흐름이 메모리 경쟁력 강화와 함께 파운드리 기술력을 입증하는 계기가 될 것으로 보고 있다. HBM4 세대부터는 단순 성능 경쟁을 넘어 고객 맞춤형 설계 대응 능력과 안정적인 대량 공급 역량이 핵심 경쟁력으로 부상하고 있는 만큼, 메모리와 파운드리 사업 간 시너지가 중요해지고 있다는 평가다.

삼성전자는 현재 2나노 게이트올어라운드(GAA) 공정을 앞세워 파운드리 경쟁력 강화에 주력하고 있다. 지난달 미국에서 열린 'SAFE 포럼 2026'에서는 미국 텍사스주 테일러 공장 1호기에 올해부터 2나노 생산 장비를 반입하고, 내년부터 본격 양산에 돌입할 계획이라고 밝힌 바 있다.

지난 5월 29일에는 업계 최고 성능의 HBM4E 12단 샘플을 출하하며 차세대 HBM 시장 공략에 속도를 내고 있다. 해당 제품에는 10나노급 6세대(1c) D램과 4나노 파운드리 공정 기반 로직다이가 적용됐다.

특히 삼성전자는 HBM4 세대부터 자체 파운드리의 4나노 로직다이를 적용해 왔다. 이를 통해 초미세 공정의 안정성을 높이는 동시에 수율과 양산 경쟁력을 확보했다는 평가를 받는다. 업계에서는 HBM5에 2나노 베이스다이를 적용하려는 전략 역시 이 같은 메모리·파운드리 시너지의 연장선으로 보고 있다.

또한 삼성전자는 저전력 설계와 패키징 구조 최적화 기술을 집약해 HBM4E 12단의 성능을 한층 끌어올렸다. 전작 대비 에너지 효율은 16%, 열저항 특성은 14% 이상 개선됐다. 이를 통해 고부하 AI 연산 환경에서 HBM의 약점으로 꼽혀온 발열 문제를 완화하고 제품 신뢰성을 높인 것이다. 아울러 글로벌 데이터센터의 전력 소모를 줄이는 데도 기여할 수 있을 것으로 기대된다.

파운드리 사업부 분위기도 달라지는 모습이다. 테슬라에 이어 미국 빅테크들과 잇달아 협업 소식을 전하면서 수주 확대에 대한 기대감이 커지는 분위기다. 이에 내년 미국 테일러 공장이 본격 가동하는 시점부터 흑자 전환에 성공할 것이라는 시각이 우세하다. 지난해 7월에는 테슬라와 총 22조 7648억원 규모 파운드리 공급 계약을 체결했다고 공시하기도 했다.

테슬라에 이어 엔비디아와의 협력도 가시화되고 있다. 삼성전자는 엔비디아의 추론용 AI 칩 '그록3' 생산에 참여하는 것으로 알려졌으며, 향후 애플 차세대 아이폰용 이미지센서 공급도 추진하고 있다.

업계 관계자는 "선단 공정 경쟁에서는 기술력 못지않게 안정적인 수율 확보가 중요하다"며 "2나노 양산 안정성이 확인되면 고객사 수주 확대와 시장 점유율 개선으로 이어질 가능성이 높다"고 말했다.