HBM4 앞두고 '패키징 전장' 부상…후공정 기술 내재화 가속

삼성전자·SK하이닉스 등 주요 반도체 기업들이 차세대 인공지능(AI) 메모리 핵심 부품인 6세대 고대역폭메모리(HBM4) 상용화에 집중하고 있다. 반도체 성능 경쟁이 치열해지며 회로미세화의 한계와 패키징 기술의 중요성이 부각되고 있는 가운데, 반도체 기업들은 후공정 패키징 라인 증설과 공정 내재화에 속도를 내는 모습이다. 28일 업계에 따르면 AI 반도체의 연산량이 급격히 늘어나면서 TSV(실리콘 관통전극)와 RDL(재배선층) 구조의 정밀화가 빠르게 진행되고 있다. HBM4 이후 세대에서는 메모리와 로직칩을 단일 패키지 안에서 통합 설계·적층하는 하이브리드 본딩 기술의 비중이 커진다. 이에 패키징 구조가 기존의 단순 연결 단계를 넘어 칩 간 신호 지연·발열 제어·전력 소모를 모두 조율하는 광범위한 기술로 발전할 것이라는 분석이다. HBM4는 적층 수가 16단으로 늘어나고 데이터 입출력 폭이 2048비트로 확대되며 칩 간 연결 구조가 한층 복잡해졌다. 각 다이를 세로로 관통시키는 TSV와 이를 가로로 이어주는 RDL 공정은 전송 효율과 발열을 좌우하는 핵심 요소로, 미세 패턴의 균일도와 저저항화가 성능을 결정짓는다. 기존 세대에서 공정 미세화가 성능 경쟁의 핵심이었다면 이후 세대에서는 패키징 공정의 정밀도와 수율이 경쟁력의 바로미터로 부상하고 있는 이유다. 특히 국내 주요 기업들은 후공정 기술 내재화 작업에 한창이다. 삼성전자는 RDL과 브리지를 결합한 'I-Cube E' 플랫폼을 선보이며 대면적·저원가 패키징 경쟁력을 확보했다. 또 평택·온양 등 국내 패키징 거점을 중심으로 차세대 생산체계 구축을 진행 중이다. SK하이닉스 역시 HBM4용 TSV 공정 효율화와 수율 개선을 병행하며 양산 전환을 준비하고 있다. 글로벌 기업도 마찬가지다. TSMC는 RDL 기반 인터포저(CoWoS-L) 생산라인 증설에 착수해 첨단 패키징 생산 능력(CAPA·캐파)를 대폭 확대하고 있으며, 2026년까지 연간 100만장 수준의 CoWoS-L 생산 능력을 확보할 예정으로 알려졌다. 이는 AI GPU 패키징 수요가 CoWoS-L 등 RDL 기반 공정에 집중되면서 발생한 공급 병목을 해소하기 위한 조치로 풀이된다. 시장조사기관 욜 그룹은 TSV·RDL을 포함한 첨단 패키징 시장이 지난 2024년 약 460억달러(약 65조원)에서 오는 2030년 약 794억달러(한화 약 113조원) 규모로 성장할 것으로 진단했다. 아울러 빠르게 늘어나는 2.5D·3D 패키징 장비와 AI 반도체 및 고대역폭 메모리 수요 확대에 힘입어 후공정 기술이 전공정 못지않은 산업의 핵심 축으로 자리잡을 것으로 전망했다. 서울과학기술대학교 김사라은경 교수는 "전공정 미세화는 이미 한계에 다다른 상태이고, 아무리 우수한 2나노, 1나노 칩을 만들어낸다고 해도 로직과 메모리가 물리적으로 밀착되지 않으면 성능을 제대로 낼 수 없다"라며 "이제는 칩 간 연결을 정밀하게 구현해 시스템 전체 성능을 높이는 것이 중요해졌고, 그 역할을 후공정 패키징이 담당하고 있는 것"이라고 말했다. /정희준기자 nauta@metroseoul.co.kr