삼성전자, 세계 최초 CXL 기술로 D램 용량 한계 깼다…위기속에서도 전방위적 '초격차' 사수 작전
/삼성전자 삼성전자 반도체가 잇딴 악재 속에서도 다시 초격차에 나선다. 미세공정 뿐 아니라 패키징 등 기술까지 총동원해 성능 한계를 돌파하면서 고성능 컴퓨터 시장에서 새로운 전환을 주도하는 모습이다. 삼성전자는 업계 최초로 차세대 인터페이스인 '컴퓨트 익스프레스 링크 (CXL)' 기반 D램 메모리 기술을 개발했다고 11일 밝혔다. 차세대 컴퓨터 시장에 따라 적기에 상용화할 계획이다. CXL은 DDR의 물리적 한계를 극복하고 시스템 용량 한계를 테라바이트(TB) 수준까지 끌어올릴 수 있는 인터페이스다. 최근 인공지능과 빅데이터 등 초고속 컴퓨팅 수요가 늘어나고 데이터 양이 폭발적으로 증가하면서 DDR의 한계를 극복할 대안으로 떠올랐다. 삼성전자는 업계 최초로 대용량 SSD에 적용되는 EDSFF 폼팩터를 CXL D램에 적용했으며, 다른 메인 메모리 DDR D램과 함께 사용할 수 있도록 '메모리 맵핑'과 '인터페이스 컨버팅', '에러 관리' 등도 지원한다. /삼성전자 2019년 CXL 컨소시엄에 발족 초기 단계부터 참여하며 이미 인텔 플랫폼에서 검증을 마쳤고, 글로벌 주요 데이터센터와 클라우드 업체들과도 기술 개발을 협력하고 있다. 삼성전자 메모리사업부 상품기획팀 박철민 상무는 "삼성전자의 CXL D램 기술은 차세대 컴퓨팅, 대용량 데이터센터, 인공지능 등 미래 첨단분야에서 핵심 메모리 솔루션 역할을 할 것"이라며, "스마트 데이터센터가 요구하는 차세대 기술을 선도하고 CXL 생태계가 빠르게 확장될 수 있도록 글로벌 기업들과 협력을 강화해 나가겠다"고 밝혔다. 인텔 I/O 기술과 표준 총괄인 데벤드라 다스 샤르마 펠로우는 "인공지능과 머신러닝에 대한 수요와 워크로드 증가를 지원하기 위해 데이터센터 시스템은 빠르게 진화하고 있으며, CXL 메모리를 통해 데이터센터 등에서 메모리의 사용이 한 단계 확장될 것으로 기대된다"며, "CXL을 중심으로 강력한 메모리 생태계를 구축하기 위해 삼성전자와 지속적으로 협력할 것"이라고 말했다. AMD 서버 사업부 댄 맥나마라 수석 부사장은 "AMD는 클라우드와 엔터프라이즈 컴퓨팅 분야의 성능 향상을 주도하기 위해 노력하고 있다"며, "CXL과 같은 차세대 메모리 개발은 이러한 성능 향상을 실현하는 데 있어 매우 중요한 요소로, 삼성전자와 협력을 통해 데이터센터 고객에게 첨단 인터커넥트 기술을 제공할 수 있을 것으로 기대하고 있다"고 전했다. 2.5D 패키지 기술 ''I-Cube4' /삼성전자 그 밖에도 삼성전자는 다양한 방법으로 미세 공정 한계에 부딪힌 메모리 반도체 성능 한계를 넘어서고 있다. 지난 2월에는 메모리 반도체에 인공지능을 활용해 성능 한계를 넘어서는 데 성공한 바 있다. HBM-PIM이 주인공. 메모리 내부에 연산 작업을 하는 프로세서를 더해, 데이터 처리를 최적화하는 방식으로 HBM2보다 2배 가량 빠른 성능을 내는 방법이다. 최근에는 'I-Cube4'로 공간뿐 아니라 성능 효율까지 높였다. 로직과 메모리 등 칩 4개를 하나에 묶는 방법. 추후 6개 이상을 묶는 기술까지 개발한다는 계획이다. 삼성전자가 패키징 기술을 본격화한 것은 2019년이다. 삼성전기 PLP 사업부를 인수하고, 이재용 삼성전자 부회장도 2년 연속으로 직접 패키지 연구소를 찾으면서 높은 기대감을 표했다. 삼성전자가 미세공정이 아닌 패키징 등 기술에 집중하는 이유는, 공정 미세화가 한계에 부딪혔기 때문이라는 분석이다. 대당 2000억원에 달하는 EUV 장비까지 도입했음에도 좀처럼 수율을 내기 어려운 상황, 다른 방법으로 한계를 넘어선다는 전략이다. 삼성전자뿐 아니다. 인텔이 현지 반도체 패키징 시설에 4조원 규모 투자에 나섰고, TSMC도 오랜 기간 축적해온 패키징 기술을 꾸준히 발전시키며 고객사 유치를 이어가고 있다. 그렇다고 삼성전자가 단지 패키징에만 힘을 쏟는 것은 아니다. 차세대 D램에 EUV를 적용해 미세화를 지속하는 것뿐 아니라, 레이어와 팁 디자인 등 세부적인 부분에서도 새로운 기술력을 도입하며 성능 격차를 확실하게 벌리고 있다. HBM-PIM /삼성전자 삼성전자가 최근 컨퍼런스콜에서 업계에서 통용되던 3세대 10나노(1z) 대신 15나노 D램이라고 명확하게 미세화 수준을 명시한 것도, 1a를 마케팅에 이용하는 마이크론을 정조준한 행보라는 해석도 나온다. 업계 관계자는 "반도체 미세화가 수율과 전력 효율을 높이는 데에는 도움을 줄 수 있지만 절대적인 성능 지표는 아니다. 삼성전자가 1a D램 양산을 빨리 하지 못하는 이유는 기술 난이도가 훨씬 높아서일뿐"이라며 "다만 과거와는 달리 공정 미세화로 성능을 끌어올리기 어려워지면서, 일단은 패키징 등 다양한 방법을 동원해 '무어의 법칙'을 지키려 하는 것"이라고 설명했다. /김재웅기자 juk@metroseoul.co.kr
